低功耗MCU規(guī)劃足一個(gè)復(fù)雜的綜合性課題。就流程而言，包含功耗建模、評(píng)價(jià)以及優(yōu)化等;就規(guī)劃籠統(tǒng)層次而言，包含自體系級(jí)至版圖級(jí)的一切籠統(tǒng)層次。一起，低功耗MCU功耗優(yōu)化與體系速度和面積等目標(biāo)的優(yōu)化密切相關(guān)，需求折中考慮。下面評(píng)論常用的低功耗規(guī)劃技術(shù)。
由式(1)可知，動(dòng)態(tài)功耗與作業(yè)電壓的平方成正比，功耗將跟著作業(yè)電壓的下降以二次方的速度下降，因而下降作業(yè)電壓是下降功耗的有力措施。可是，只是下降作業(yè)電壓會(huì)導(dǎo)致傳播延遲加大，執(zhí)行時(shí)間變長(zhǎng)。但是，體系負(fù)載是隨時(shí)間改動(dòng)的，因而并不需求微處理器一切時(shí)間都堅(jiān)持高性能。動(dòng)態(tài)電壓調(diào)理DVS (Dynarnic Voltage Scaling)技術(shù)下降功耗的主要思路是根據(jù)芯片作業(yè)狀態(tài)改動(dòng)功耗管理形式，從而在保證性能的基礎(chǔ)上下降功耗。在不同形式下，作業(yè)電壓可以進(jìn)行調(diào)整。為了精確地操控DVS，需求選用電壓調(diào)度模塊來實(shí)時(shí)改動(dòng)作業(yè)電壓，電壓調(diào)度模塊通過分析當(dāng)前和過去狀態(tài)下體系作業(yè)情況的不同來預(yù)測(cè)電路的作業(yè)負(fù)荷。
在微處理器中，很大一部分功耗來自時(shí)鐘。時(shí)鐘是惟一在一切時(shí)間都充放電的信號(hào)，而且很多情況下引起不必要的門的翻轉(zhuǎn)，因而下降時(shí)鐘的開關(guān)活動(dòng)性將對(duì)下降整個(gè)體系的功耗產(chǎn)牛很大的影響。門控時(shí)鐘包含門控邏輯模塊時(shí)鐘和門控寄存器時(shí)鐘。門控邏輯模塊時(shí)鐘對(duì)時(shí)鐘網(wǎng)絡(luò)進(jìn)行劃分，如果在當(dāng)前的時(shí)鐘周期內(nèi)，體系沒有用到某些邏輯模塊，則暫時(shí)堵截這些模塊的時(shí)鐘信號(hào)，從而明顯地下降開關(guān)功耗。圖3為選用“與”門完成的時(shí)鐘操控電路。門控寄存器時(shí)鐘的原理是當(dāng)寄存器堅(jiān)持?jǐn)?shù)據(jù)時(shí)，封閉寄存器時(shí)鐘，以下降功耗。但是，門控時(shí)鐘易引起毛刺，必須對(duì)信號(hào)的時(shí)序加以嚴(yán)厲限制，并對(duì)其進(jìn)行細(xì)心的時(shí)序驗(yàn)證。
